Conferences · eligible papers
ICCAD
2021–2025 確定版
2021 · 121 papers
このEditionに反映済みのmain full research papersのみ掲載しています。著者リンクは日本の大学への著者別所属根拠がある場合に限ります。
- A Circuit-Based SAT Solver for Logic Synthesis
日本大学: 関与なし（対象大学）
- A Convergence Monitoring Method for DNN Training of On-Device Task Adaptation
日本大学: 関与なし（対象大学）
- A Framework for Area-efficient Multi-task BERT Execution on ReRAM-based Accelerators
日本大学: 関与なし（対象大学）
- A High-Performance Accelerator for Super-Resolution Processing on Embedded GPU
日本大学: 関与なし（対象大学）
- A Novel Clock Tree Aware Placement Methodology for Single Flux Quantum (SFQ) Logic Circuits
日本大学: 関与なし（対象大学）
- A Row-Based Algorithm for Non-Integer Multiple-Cell-Height Placement
日本大学: 関与なし（対象大学）
- A Unified Framework for Layout Pattern Analysis with Deep Causal Estimation
日本大学: 関与なし（対象大学）
- AMF-Placer: High-Performance Analytical Mixed-size Placer for FPGA
日本大学: 関与なし（対象大学）
- Accelerate Logic Re-simulation on GPU via Gate/Event Parallelism and State Compression
日本大学: 関与なし（対象大学）
- Accelerating Framework of Transformer by Hardware Design and Model Compression Co-Optimization
日本大学: 関与なし（対象大学）
- Acceleration Method for Learning Fine-Layered Optical Neural Networks
日本大学: 関与なし（対象大学）
- AdaCon: Adaptive Context-Aware Object Detection for Resource-Constrained Embedded Devices
日本大学: 関与なし（対象大学）
- Aker: A Design and Verification Framework for Safe and Secure SoC Access Control
日本大学: 関与なし（対象大学）
- An Area-Efficient Scannable In Situ Timing Error Detection Technique Featuring Low Test Overhead for Resilient Circuits
日本大学: 関与なし（対象大学）
- An Efficient Two-phase Method for Prime Compilation of Non-clausal Boolean Formulae
日本大学: 関与なし（対象大学）
- An OCV-Aware Clock Tree Synthesis Methodology
日本大学: 関与なし（対象大学）
- An Optimal Algorithm for Splitter and Buffer Insertion in Adiabatic Quantum-Flux-Parametron Circuits
日本大学: 関与なし（対象大学）
- Analytical Modeling of Transient Electromigration Stress based on Boundary Reflections
日本大学: 関与なし（対象大学）
- AutoGTCO: Graph and Tensor Co-Optimize for Image Recognition with Transformers on GPU
日本大学: 関与なし（対象大学）
- AutoMap: Automated Mapping of Security Properties Between Different Levels of Abstraction in Design Flow
日本大学: 関与なし（対象大学）
- Automated Runtime-Aware Scheduling for Multi-Tenant DNN Inference on GPU
日本大学: 関与なし（対象大学）
- Automatic Routability Predictor Development Using Neural Architecture Search
日本大学: 関与なし（対象大学）
- BOOM-Explorer: RISC-V BOOM Microarchitecture Design Space Exploration Framework
日本大学: 関与なし（対象大学）
- Banshee: A Fast LLVM-Based RISC-V Binary Translator
日本大学: 関与なし（対象大学）
- BeGAN: Power Grid Benchmark Generation Using a Process-portable GAN-based Methodology
日本大学: 関与なし（対象大学）
- BigIntegr: One-Pass Architectural Synthesis for Continuous-Flow Microfluidic Lab-on-a-Chip Systems
日本大学: 関与なし（対象大学）
- Binarized SNNs: Efficient and Error-Resilient Spiking Neural Networks through Binarization
日本大学: 関与なし（対象大学）
- Bit-Transformer: Transforming Bit-level Sparsity into Higher Preformance in ReRAM-based Accelerator
日本大学: 関与なし（対象大学）
- Bounded Model Checking of Speculative Non-Interference
日本大学: 関与なし（対象大学）
- CNN-Cap: Effective Convolutional Neural Network Based Capacitance Models for Full-Chip Parasitic Extraction
日本大学: 関与なし（対象大学）
- CORLD: In-Stream Correlation Manipulation for Low-Discrepancy Stochastic Computing
日本大学: 関与なし（対象大学）
- Circuit Deobfuscation from Power Side-Channels using Pseudo-Boolean SAT
日本大学: 関与なし（対象大学）
- Compatible Equivalence Checking of X-Valued Circuits
日本大学: 関与なし（対象大学）
- Crossbar based Processing in Memory Accelerator Architecture for Graph Convolutional Networks
日本大学: 関与なし（対象大学）
- DALTA: A Decomposition-based Approximate Lookup Table Architecture
日本大学: 関与なし（対象大学）
- DAPA: A Dataflow-Aware Analytical Placement Algorithm for Modern Mixed-Size Circuit Designs
日本大学: 関与なし（対象大学）
- DARe: DropLayer-Aware Manycore ReRAM architecture for Training Graph Neural Networks
日本大学: 関与なし（対象大学）
- DeepFreeze: Cold Boot Attacks and High Fidelity Model Recovery on Commercial EdgeML Device
日本大学: 関与なし（対象大学）
- Deferred Dropout: An Algorithm-Hardware Co-Design DNN Training Method Provisioning Consistent High Activation Sparsity
日本大学: 関与なし（対象大学）
- Demystifying the Characteristics of High Bandwidth Memory for Real-Time Systems
日本大学: 関与なし（対象大学）
- Design Space Exploration of Approximation-Based Quadruple Modular Redundancy Circuits
日本大学: 関与なし（対象大学）
- DevelSet: Deep Neural Level Set for Instant Mask Optimization
日本大学: 関与なし（対象大学）
- Doomed Run Prediction in Physical Design by Exploiting Sequential Flow and Graph Learning
日本大学: 関与なし（対象大学）
- Early Validation of SoCs Security Architecture Against Timing Flows Using SystemC-based VPs
日本大学: 関与なし（対象大学）
- Engineering an Efficient Boolean Functional Synthesis Engine
日本大学: 関与なし（対象大学）
- Enhanced Fast Boolean Matching based on Sensitivity Signatures Pruning
日本大学: 関与なし（対象大学）
- Evolving Complementary Sparsity Patterns for Hardware-Friendly Inference of Sparse DNNs
日本大学: 関与なし（対象大学）
- Exploring Physical Synthesis for Circuits based on Emerging Reconfigurable Nanotechnologies
日本大学: 関与なし（対象大学）
- Exploring eFPGA-based Redaction for IP Protection
日本大学: 関与なし（対象大学）
- Feedback-Guided Circuit Structure Mutation for Testing Hardware Model Checkers
日本大学: 関与なし（対象大学）
- FlowTuner: A Multi-Stage EDA Flow Tuner Exploiting Parameter Knowledge Transfer
日本大学: 関与なし（対象大学）
- From Specification to Silicon: Towards Analog/Mixed-Signal Design Automation using Surrogate NN Models with Transfer Learning
日本大学: 関与なし（対象大学）
- From Specification to Topology: Automatic Power Converter Design via Reinforcement Learning
日本大学: 関与なし（対象大学）
- G-CoS: GNN-Accelerator Co-Search Towards Both Better Accuracy and Efficiency
日本大学: 関与なし（対象大学）
- GAMER: GPU Accelerated Maze Routing
日本大学: 関与なし（対象大学）
- GPU Overdrive Fault Attacks on Neural Networks
日本大学: 関与なし（対象大学）
- GPU-accelerated Critical Path Generation with Path Constraints
日本大学: 関与なし（対象大学）
- Generalizable Cross-Graph Embedding for GNN-based Congestion Prediction
日本大学: 関与なし（対象大学）
- Generating Architecture-Level Abstractions from RTL Designs for Processors and Accelerators Part I: Determining Architectural State Variables
日本大学: 関与なし（対象大学）
- Graph Learning-Based Arithmetic Block Identification
日本大学: 関与なし（対象大学）
- GraphLily: Accelerating Graph Linear Algebra on HBM-Equipped FPGAs
日本大学: 関与なし（対象大学）
- HASHTAG: Hash Signatures for Online Detection of Fault-Injection Attacks on Deep Neural Networks
日本大学: 関与なし（対象大学）
- HeteroCPPR: Accelerating Common Path Pessimism Removal with Heterogeneous CPU-GPU Parallelism
日本大学: 関与なし（対象大学）
- Heuristics for Million-scale Two-level Logic Minimization
日本大学: 関与なし（対象大学）
- Hierarchical Layout Synthesis and Optimization Framework for High-Density Power Module Design Automation
日本大学: 関与なし（対象大学）
- Hotspot Detection via Multi-task Learning and Transformer Encoder
日本大学: 関与なし（対象大学）
- Hybrid Analog-Digital In-Memory Computing
日本大学: 関与なし（対象大学）
- HyperSF: Spectral Hypergraph Coarsening via Flow-based Local Clustering
日本大学: 関与なし（対象大学）
- Hyperdimensional Self-Learning Systems Robust to Technology Noise and Bit-Flip Attacks
日本大学: 関与なし（対象大学）
- IPA: Floorplan-Aware SystemC Interconnect Performance Modeling and Generation for HLS-based SoCs
日本大学: 関与なし（対象大学）
- Improving Inter-kernel Data Reuse With CTA-Page Coordination in GPGPU
日本大学: 関与なし（対象大学）
- Improving the Robustness of Redundant Execution with Register File Randomization
日本大学: 関与なし（対象大学）
- LayerPipe: Accelerating Deep Neural Network Training by Intra-Layer and Inter-Layer Gradient Pipelining and Multiprocessor Scheduling
日本大学: 関与なし（対象大学）
- LoopBreaker: Disabling Interconnects to Mitigate Voltage-Based Attacks in Multi-Tenant FPGAs
日本大学: 関与なし（対象大学）
- Lower Voltage for Higher Security: Using Voltage Overscaling to Secure Deep Neural Networks
日本大学: 関与なし（対象大学）
- MORE <sup>2</sup> : Morphable Encryption and Encoding for Secure NVM
日本大学: 関与なし（対象大学）
- Machine Learning-Based Test Pattern Generation for Neuromorphic Chips
日本大学: 関与なし（対象大学）
- Manufacturing Cycle-Time Optimization Using Gaussian Drying Model for Inkjet-Printed Electronics
日本大学: 関与なし（対象大学）
- Massively Parallel Big Data Classification on a Programmable Processing In-Memory Architecture
日本大学: 関与なし（対象大学）
- McPAT-Calib: A Microarchitecture Power Modeling Framework for Modern CPUs
日本大学: 関与なし（対象大学）
- MinSC: An Exact Synthesis-Based Method for Minimal-Area Stochastic Circuits under Relaxed Error Bound
日本大学: 関与なし（対象大学）
- Mobileware: A High-Performance MobileNet Accelerator with Channel Stationary Dataflow
日本大学: 関与なし（対象大学）
- Multi-Objective Optimization of ReRAM Crossbars for Robust DNN Inferencing under Stochastic Noise
日本大学: 関与なし（対象大学）
- O-HAS: Optical Hardware Accelerator Search for Boosting Both Acceleration Performance and Development Speed
日本大学: 関与なし（対象大学）
- On-chip Optical Routing with Waveguide Matching Constraints
日本大学: 関与なし（対象大学）
- OpenSAR: An Open Source Automated End-to-end SAR ADC Compiler
日本大学: 関与なし（対象大学）
- Optimal Mapping for Near-Term Quantum Architectures based on Rydberg Atoms
日本大学: 関与なし（対象大学）
- Optimized Data Reuse via Reordering for Sparse Matrix-Vector Multiplication on FPGAs
日本大学: 関与なし（対象大学）
- Overcoming the Memory Hierarchy Inefficiencies in Graph Processing Applications
日本大学: 関与なし（対象大学）
- ParaMitE: Mitigating Parasitic CNFETs in the Presence of Unetched CNTs
日本大学: 関与なし（対象大学）
- Performance-Aware Common-Centroid Placement and Routing of Transistor Arrays in Analog Circuits
日本大学: 関与なし（対象大学）
- Peripheral Circuitry Assisted Mapping Framework for Resistive Logic-In-Memory Computing
日本大学: 関与なし（対象大学）
- Polyhedral-based Pipelining of Imperfectly-Nested Loop for CGRAs
日本大学: 関与なし（対象大学）
- Positive/Negative Approximate Multipliers for DNN Accelerators
日本大学: 関与なし（対象大学）
- Quarry: Quantization-based ADC Reduction for ReRAM-based Deep Neural Network Accelerators
日本大学: 関与なし（対象大学）
- RL-Guided Runtime-Constrained Heuristic Exploration for Logic Synthesis
日本大学: 関与なし（対象大学）
- RNSiM: Efficient Deep Neural Network Accelerator Using Residue Number Systems
日本大学: 関与なし（対象大学）
- ReIGNN: State Register Identification Using Graph Neural Networks for Circuit Reverse Engineering
日本大学: 関与なし（対象大学）
- ReSpawn: Energy-Efficient Fault-Tolerance for Spiking Neural Networks considering Unreliable Memories
日本大学: 関与なし（対象大学）
- Relative-Scheduling-Based High-Level Synthesis for Flow-Based Microfluidic Biochips
日本大学: 関与なし（対象大学）